HIGH SPEED MEMORY DEVICE

Publication date: JP62135949 1987-06-18

US4792926 (A1)

Also published as:

Patent number:

BARII AARU ROBAATSU

Inventor:

Applicant: TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

european:

G06F12/00; G06F13/16; G06F13/20


G11C7/10; G11C7/10T; G11C7/22

Application number: JP19860268713 19861113

Priority number(s): US19850806427 19851209

Abstract of **JP62135949**

the access cycle are delayed ad processed by the buffer 72, and the control is executed. A port signal comes immediately after the writing of the data by a data transferring cycle, and so as the reading requesting signal, and then, the data writing requesting signal comes immediately after request signal transmitted successively, the circuit 66 of a memory board 50 detects the continuously sent. A memory colliding detecting writing are mixed, and data are successively data reading buffer and a data writing buffer. data bus by delaying and transferring data with a PURPOSE: To increase the using efficiency of a port 52 executes the same processing as the colliding detecting circuit 38 of an input output 74 are controlled. When the reading requesting reading data buffer 72 and a writing data buffer is completed by the writing requesting signal, a to transfer toward the bus 54 after the processing to a reading data buffer 72 to avoid the collision read from a memory 70 are stored and delayed bus 54, the request signal, in which reading and CONSTITUTION: To a control bus 60 and a data requesting signal, the reading data at the time of



Ref-1

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 135949

@Int	.CI,		識別記号	庁内整理番号		❸公開	昭和62年(198	7)6月18日
G 06	F	13/16 12/00 13/20	3 0 3 3 1 0	6711-5B 6711-5B Z-7165-5B	審査請求	未請求	発明の数	1	(全16頁)

の発明の名称 高速記憶装置

②特 願 昭61-268713

20出 類 昭61(1986)11月13日

砂発 明 者 バリー アール・ロバ アメリカ合衆国イリノイ州 リンデンハースト イースト

ーッ グランド アベニユ 1708

⑪出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

明期书

1. 発明の名称

蓝色配色发斑

2. 特許請求の範囲

3. 宛明の非期界透明

[発明の目的]

(産業の利用分野)

本発明は、大量のデーク処理、投資なデーク操

作及び広帯域幅のデークを記述し、それらデーク を高速に他の関連する機器へ転送するための高速 記憶装置に関するものである。

(従来の技術)

大量のデータを記憶する容量を有し、しかも相互接続のデータバスを介してそのデータを投設の入出力ポートに伝達する能力をも有する記憶装置が知られている。このような記憶装置を第2回に示す。第2回の従来の記憶装置は、メモリボード10と、提致の人間力ポート12と、データバス14と、アドレスバス16と、調のバス18と、要求一肯定応答バス20とを具備する。

メモリボード10は、アドレスパッファ 2 2 と、記憶制御装置 2 4、記憶素子 2 6 と、データパッファ 2 8 とで構成されるものとして示す。アドレスパッファ 2 2 の人力は、アドレスパス 1 6 に接続され、出力は記憶素子 2 6 のデータ端子はデータパッファ 2 8 の第 1 のデータパス 端子に結合され、またデータパッファ 2 8 の第 2 のデータパス 端子はデータパス 1 4 に接続されている。アドレ

- 2 -

スパッファ22と、記憶素子28と、データパッファ28の動作は、制能パス18に構成された人力を有する記憶制御装置24の動作によって支配される。

入出力ポート12はそれぞれ、アドレスゼネレ ータ3 D と、入出力ポート斜御装置3 2 と、記憶 松子34と、データバッファ36とで構成される。 アドレスゼネレータ30の出力はアドレスパス 16に結合されている。アドレスゼネレーク30 は、アドレス36によって記憶楽子34のアドレ ス雄子に結合されている。記憶素子34のデータ パス端子は、データパス38によってデータパッ ファ36の第1のデータパス増子に接続される。 データバッファ36の第2のデータバス端子は、 データパス14に結合されている。アドレスゼネ レータ30と、紀世君子34と、データパッファ 3 5 の動作は、入出力ポート制御装置 3 2 に支配 される。入出力ポート制御装置32の第1の入力 ポート塩子は制御パス18に結合され、第2の入 **力端子は災水ー肯定応答パス20に結合されてい** δ.

- 3 -

受収る。さらに、制御装置32によってアドレスゼネレーク30は、通切なアドレス信号をアドレスバス16を介して伝送することが認められ、メモリボード10のアドレスバッファ22がこれを受収る。将込みデータバッファ36の動作にスで通切なデータを記憶素子34からデータバス14に流取らせる。流取りデータ要求の場合は、入出プート制御装置32か動作し、メモリボートに設取って記憶素子34からデータバッファ36を通り記憶素子34に転送する動作を制御する。

次に、制御パス18を介して記憶制御装置24が読取りデーク変求倡号を受取り次第、メモリボード10が動作して、アドレスパッファ22に適切なアドレスデークをアドレスパス16から記憶 岩子26に伝達させ、さらにそのアドレス指定されたデークを記憶業子26からデークパッファ28を通りデータパス14に読取る。制御パス18を介して告込みデーク要求を受取ると、記憶

第2 間に示す近米の配位装置はさらに要求判性 装置 4 0 をも其何し、この要求判算装置 4 0 は、 要求一肯定応答パス 2 0 に結合された要求判禁回 籍 4 2 を具何する。

第2 数に示す従来回路の動作においては、入出 カポート12は人川カポート制御装置32で要求 信号を発生して、メモリポード10の記憶者子 26からデータを読取るか、またはメモリポード 10の記憶素子26にデータを占込む。この要求 信号は、要求一件定応答パス20を介して送られ、 要求調整回路42で受取られる。この回路42は、 どの入出力ポートに優先度を与えてメモリポード 10にアクセスさせるべきかを決定する。次に回 路42は、対応する優先度背定応答信号を要求。 肯定応答パス20を介して、優先度が与えられた ポート12に送出する。この肯定応答は、バス 20を介し選択されたポート」2の入出力ポート 制御装置32に受収られる。次に選択されたボー ト12の入出力ポート制御装置32が、制御パス 18を介して適切なデータ読取り要求またはデー 夕省込み要求を出し、メモリポード10かこれを

- 4 --

制御装置24は、データパス14からのデータをデータパッファ28を介して記憶ポ丁26内の所定のアドレス位置に引込むよう動作する。このアドレス位置は、アドレスパス16を介しアドレスパッファ22が受収ったアドレスが示すものである。

2 図に示す従来の記憶装置は、各記憶サイクルが第3 図に示すような要求サイクルフェーズと、アクセスサイクルフェーズデーク転送サイクルで動作するとを具備する一連の記憶サイクルで動作、記憶サイクル1の要求サイクルフェーズ中に、読取りで表示してメモリができる。次の記憶サイクル2 のデークがよったがある。次の記憶サイクル3のデータの転送なる。次の記憶サイクル3のデータでは、読取り要求限1によるデータの転送なる。次の記憶サイクル3のデータがよりでは、記取りである。で、よに転送され、要求を用している人間カポート1 2 によって受収られることになる。従って、メ

-- 5 **-**

- 6 -

モリボード10からデータを結取るには、記憶サイクル1の要求サイクルフェーズと、次の記憶サイクル2のアクセスサイクルフェーズとさらに次の記憶サイクル3のデータ転送サイクルフェーズとが必要になる。

第3岁にさらに示す通り、記憶サイクル2は、 読取り受求R 1 用のアクセスサイクルフェーズの 実行に加えて、要求サイクルフェーズで第2のデ ータ統取り要求R2を受取ることもできる。デー ク渋水R2は、記憶サイクル3でデータアクセス サイクルフェーズとなり、記位サイクル4でデー 夕転送サイクルフェーズとなる。メモリポード 10にデータを街込むために、記憶サイクル4の 災壌サイクルフェーズ中にデータ普込み要求W1 が制御パス18を介して受取られる。記憶サイク ル5のデータ転送サイクルフェーズ中には、紀珠 **紫子26に再込むデータがデータバス14から殳** 取られ、データパッファ28に記憶される。第3 冈に示す道り、紀低サイクル6のアクセスサイク ルフェーズ中には、古込み要求Wlのデータバッ ファ28から記低衆子26に転送される。さらに

- 7 -

り、連続する逐次混合の銃取りおよび書込み要求 が作成される。)次の記憶サイクル3のデータ転 送サイクルフェーズ中に読取り要求R1と督込み 投収W1との間に衝突が起こる。特に、記憶サイ クル3のデータ転送サイクルフェーズ中では、銃 取り受水R1のデークをデータパッファ28から デークパス14へと移動させる試みがなされ、し かも同時に、同じ記憶サイクル3のデータ転送サ イクルフェーズ中で、甘込み要求W1に応じて書 込まれるデークをデータバス14からデータバッ ファ28に移動させようとする試みも起こる。こ のデータバス14にアクセスする試みが同時発生 することによって、記扱サイクル3のデータ転送 サイクルフェーズ中に過度の衝突を引起こすこと になる。同様の不要な衝突が、逐次再込み要求と 続取り炎水に続く第3番目の記憶サイクルのアク セスサイクルフェーズで発生する。この衝突は、 第4凶で紀辺サイクル5. 6. 7について示す。 特に連続する遅次記憶サイクル 5、 6 の要求サイ クルフェーズに省込み要求W 2 と次の続取り要求 R2がある場合には、記憶サイクル1のアクセス

第3 図に示す近り、足恨サイクル5の選次サイクルフェーズ中には、第2の背込みな次W2が受取られることもある。これにより、記憶サイクル6中に青込み要次W2川のデータ転送サイクルフェーズとなり、記憶サイクル1中に再込み要求W2用の次のアクセスサイクルフェーズとなる。

- 8 -

サイクルフェーズ中で、総取り要求R2に応じて 総取られるデータを記憶業子26からデータバッ ファ28に移ろうという試みがなされ、同時に、 記世サイクル1の同じアクセスサイクルフェーズ 中で、改込み要求W2に応じて省込まれるデータ をデータバッファ28から記憶業子26に移そう とする。この結果、記憶素子26にアクセスしよ うとする試みが同時に起き、これが許されない街 突を引起こす。

第4 図に示したような衝突を避けるために、第 2 図に示す従来装置では要求調整同路 4 2 を使用 しており、この同路が、第4 図について述べた種 類の連続する遅次読取り要求および得込み要求 あるいは連続する遅次による要求および意取取し いかなる時点でも発生しないことを保証してル の要求サイクルフェーズにおいて、読取り要求 の要更が行われる場合には必ず、その変更の 間の記憶サイクルの任意の要求サイクルフェーズ を、第3 例に示すように空にしておかなければな

- 10 .-

らない。すなわち、記録サイクルの空の医収サイクルフェーズのそれぞれが最後には、次の記録サイクルのこれに対応する空のデータ転送サイクルフェーズや、次の記録サイクルの空のアクセスサイクルフェーズとなるので、第2図に示す従来装置では、データバス14の帯域幅利用が100%未満になることを意味する。

- 11 -

%しか帯域幅利用をしないものと思われる。 (発明が解決しようとする問題点)

このように従来の紀位装置にあっては、連続的 同時に送信されて来る該出しおよび書込み要求に 花茶する際、データ間の衝突が起こり必要とする データの再込み及び読出しが適切に行なわれない 欠点があり、また、それぞれの要求に応じデータの転送 くクルにおいてそれらの要求に応じデータの転送 を行なう際、 読出し、 料込み用のデータを交互に 分離して行なわなければならないので、 データバスの帯域幅を 1 0 0 % 有効に活用できない欠点がある。

水免明は、これらの事情に鑑みてなされたもので、連続する選次説取りおよび普込み要求を受取る顧者とは無関係に100%の帯域城縣利用を行う高速記憶装置および関連の方法を提供することを目的とする。 (以下介白)

空の野沢サイクルフェーズによって、 内込み要求 W1~W5から分離しなければならない。 この様 果、第4関に示すように、記位サイクル8および 9のアクセスサイクルフェーズは空のままとなり、 記憶サイクル14および15のデーク転送。

サイクルフェーズも空のますとなる。このため、第2図の装置の場合には100%未満の帯域幅となる。

第6 間には、ボート1、2、3を、別の森取りおよび普込み要求を生成したものとして示す。この結果、鉄数の記値サイクル2、4、6、8、10、12、14、16、18のそれぞれの要求サイクルフェーズは、第4 間について前に受明した衝突を避けるために、空の状態に組得しておかなければならない。このため、記憶サイクル3、4、7、8、11、12、15、16、19のアクセスサイクルフェーズが空のままとなり、記憶サイクル5、6、9、10、13、14、17、18の転送サイクルフェーズも空のままになる。従って、第6 図に示すような読取り・再込み要求シーケンスを経験する第2 図の従来装置は、50

- 12 -

【発明の構成】

(間頭点を解決するための手段)

この目的を達成するための本允明の構成は、逐次混合されたデーク読取りおよびデータ得込み要求信号を選ぶ制御パスと、デークパスとを具備する記憶芸賞において、 (a) データを保持する記憶芸賞において、 (b) データを保持する記憶手段と、 (b) 変型低手段からデータパスにデータを読取る第1の手段と、 (C) データパスから該記低手段にデータを再込む第2の手段と、 (d) 網獅バス上のデータ読取り要求に応じて第2の手段を利用して、逐次配合したデーク競取りおよびデータ再込み要求に応じて第2の手段を利用して、逐次配合したデーク競取りおよびデータ再込みでよる記憶の手段とで構成される。

(作用)

そして、この構成に基づく本允明の作用は、連続する逐次混合したデータ総取りおよびデータ背込み要求保号に対して、所定位置に設けられたデータ総取りバッファおよびデータ報込みバッファが記憶手段および/またはデークバスへのデータ

転送を所定期間避過させるように機能して、メモリ最出し用アクセス信号とメモリ再込み用アクセス信号とメモリ再込み用アクセス信号を開助に作成することを防止するようにしたものである。

(実施例)

添付関節に示す本発明の実施例について以下に 詳細に説明する。

- 15 -

示のためむよび限定しないために、全ての銃取り 災攻より全ての将込み変攻を侵免させて予想する ものとする。

郊8図では、紀位サイクル1と2の連続選次で水中イクルフェーズにおいて普込み要求W1の後に起取り受求R1が続く。これにより、第4図について送明した種類の、記位サイクル3において起こり得るアクセスサイクルフェーズの固定こりのは、第8図に示すように記憶サイクル4のアクセスサイクルフェーズ中に発生する予定で、で使用できるアクセスサイクルフェーズをます、例示なアクセスサイクルフェーズを設定しないために、第8図に示すように記述び限求R1のアクセスサイクルフェーズが侵入される。

本免別による記憶装置のブロック図を第1図に示す。第1図に示す装置は、メモリポード50と、 複数の入出力ポート52a-iと、データパス 54と、アドレスパス56と、さらに個々のパス 設取り要求R1川のデータ転送リイクルフェーズを選延させる。特に、第1回に示すように、4個の審込み要求W1~W4が記憶サイクル2から5の連続選次要求サイクルフェーズにある場合には、装取り要求R1川の次に使用可能な転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズ中に存在する。このため本意明は、記憶サイクル7のデータ転送サイクルフェーズまで、誘取り要求R1川のデータ転送サイクルフェーズを選延する。

第7図に示した本発明の実施例は、読取り要求用うのデーク転送サイクルを次の使用可能なデーク転送サイクルを次の使用可能なデーク転送サイクルフェーズまで避延して、予想される読取り要求/当込み要求のデーク転送サイクルフェーズを侵免さ取り要求のデーク転送サイクルフェーズを侵免させてもよいと理解するべきである。しかも、使免選択についての何らかの予め定めた予定を使用してもよい。簡単にするため、また本発明の実施例に従って、ここに関示する予め定めた予定は、例

- 16 -

60.62.64を具備する制御パス58とを具 庭する。メモリポード50は、第1回では、記憶 **荀突検出回路66と、アドレスパッファ68と、** 記憶索子70と、総取りデークバッファ72と、 **書込みデータバッファ11とで民成されるものと** して示す。記憶街夫検出同路 6.6 は、朝御パス 5 8 のバス 6 0 を介して読取り要求信号を受取り、 制御バス58のバス62を介して背取り要求信号 を受取るように結合されている。記憶街突検出回 路66の出力は、アドレスパッファ68と、記憶 衆子10と、疑取りデータパッファ12と、_{打込} みデータパッファ14の動作を制御するように精 合されている。アドレスパッファ68は、記憶街 突検出回路 6.6の制即を受けて、アドレスパス 5 6を介してアドレス信号を受収り、この信号を 記憶索子70に供給するように給けされている。 記憶素子10のデータパス端子は、読取りデータ パッファ12か、非込みデータパッファ14のい ずれかを介してデータバス54に結合されている が、これもまた、記憶衝突後用論理 6.6の動作に 左右される。

- 17 -

- 18 -

人出力ポート522-1は、様々な構成を取っ てもよい。何としておよび限定しないために、第 8内に示す人出力ポート52 aは、ポート衝突検 川何路16、延東発生期整器18。アドレスゼネ レータ80、ポートデーク記憶電子82、省込み データバッファ84、読取りデータパッファ80 とで構成されるものとして示す。ポート街次検出 益則76は、制御パス58のパス60を介した読 取り要求と、制御パス5 8 のパス 6 2 を介した冉 込み悪水を受取るように粘合されている。要求発 生調整器 7 8 は、制御パス 5 8 のパス 6 4 を介し て他の入出力ポート52b-iの要求発生調整器 にいもづる式に接続されている。さらに、要求允 作調整器 7 8 は、調酬パス 5 8 のパス 6 0 を介し て読取り要求信号を出力し、制御パス58のパス 62を介して作込み要求信号を出力するように精 合されている。アドレスゼネレータ80は、炎火 発生調整器 7 8 の制御を受けて、データボート記 低岩子82とアドレスデータをやり取りし、アド レスバス56を介してアドレスデータを出力する ように結合されている。さらに、ポートデータ記

- 19 -

に、次に役光度の高いポートにNO REQUE ST信号を送らせ、最も侵先度の低いポートまで 所にこの信号を送らせて刊定する。このチェーン 上の特定のポートがメモリポード 50へのアクセスを求めている場合、必要なことは、次に侵先度の高いポートからNO ACCESS信号を受取り、その後で、パス 64のディジーチェーン上の 後に続くそれより 侵先度の低いポート全てに REQUEST ACCES S信号を発生することだけである。このプロセスは、そのポートがメモリ ポード 50にアクセスできることを保証するもの となる。

いったんアクセスが成立してしまうと、アクセスを得たボートは、アドレスゼネレーク80の動作により、アドレスバス56を介して記憶器子70に対する適切なアドレス信号を生成することができる。さらに、メモリボード50へのアクセスを入手次切、要求免生調整器78は、制御パス58のバス60.62を介して、適切な読取りまたは引込み要求信号を生成する。この読取りまたは引込み要求信号は、入力ボートがメモリボード

迎まずを2のデータパスな子は、ボート南チ段出 論理16の動作次第で、再込みデータパッフ。 84か競取りデータパッファ86のいずれかを介 してデータパス54とデータをやり取りするよう に結合されている。

動作においては、メモリポード50の記憶炎子 10にデータを背込むか、またはメモリポード 50の記憶者子10からデータを読取るかのいず れかを希望するポート52a-iが、制御パス 58のうち一は特似であるバス64を介して透り な調整信号を生成する。この調整信号は、記憶サ イクルの名汲取リイクルフェーズ中にボート52 a-iにいもづる犬に接続される。この信号の精 果として、最も優先度の高いボート52a-iが メモリポード50にアクセスする桁利を取得する。 特に、ポート52コードは、最も優先度の高いポ ートをパス64のディジーチューンに先入れし、 最も優先度の低いポートを後入れにするものとし ている。優先度の悶髭は、最も優先度の高いボー ト52a‐iに、次に侵先度の高いボートにNO REOUESTは好を送らせ、またそのボート

- 20 -

50へのアクセスを得た記憶サイクルの要求サイ クルフェーズ中に充生する。例えばポート52g がメモリポード50へのアクセスを入手している と仮定すると、 切り以に示す記憶サイクル1中に、 続取り要求R1信号が制御パス58のパス60を 介して要求発生期整器78によって生成される。 この読取り要求信号R1は記憶衝突後出回路 6 6 によって、記憶サイクル1の要求サイクルフェー ズ中に要取られる。膝取り要求信号を入手し、直 前の記憶サイクルで背込み要求信号を全く受取っ ていない場合、記低衝突検用何路66は、バス 8.4上のアドレスデータで識別された記憶者子 10内のデータを、記憶サイクル1の読取り要求 Rlによって、次の記録サイクル2のアクセスサ イクルフェーズ中に記憶素子10から読取りデー クパッファ12に移動させるという方法で、メモ リポード50の動作を制御する。同様にして、ポ ート街突検出回路 5 6 は制御パス 5 8 のパス 6 0 と62を介して読取りおよび得込み要求を監視し、 直前の記憶サイクルの要求サイクルフェーズには いかなる科込み要求もなかったことを知る。この

ためボート前で検出回路 6 もは、プレリボード 5 0か、アイレスゼネレーク 8 0か出力した要求 アドレスからの記憶 む 了 7 0 のテークを次の記憶 サイクル 2 のアクセスサイクルフェース中に記憶 表了 7 0 から鼠取りデータバッファ 7 2 に移動させることを手想することができる。

しかし、第7 国に示すように、記価サイクル2の変求サイクルフェーズ中に審込み要求W 1 が割削パス5 8 のパス 5 2 上にある場合には、記価前突検出回路 5 6 と北一ト新突接出回路 7 6 のボーク転送サイクルフェーズ中に勘突がに、記価研究を到けるために、記価研究を出回路 5 6 と北一ト新突接出回路 7 6 の両方は、チめ定めた予定に従って、設取り込み要求W 1 のデータ転送サイクルフェーズが、いいがを選ばサイクルフェーズが、いいがを選ばサイクルフェーズが、いいがを選ば、記価の両方用に予め定めたチェは、いかなるデーク転送サイクルフェーズに

- 23 -

ついても最限リティクもさいイフィフューズを遅延させるものである。その情果、記録サイクル3中の、記憶新光検出回路6万は最限リテークバッファ 7 4 の動作によってデータバス5 4 からの背込みデークW 1 の転送を火行し、聴取り要求デークR 1 の環取りデータバッファ 7 2 からデータバス5 4 への転送を遅延させる。

ボート街で検出回路76日、記憶サイクル2の 要求サイクルフェーズ中に出込みデーク要求W1 があることに気付くと、気取りデークパッファ 86のいかなる動作も次に使用可能なデーク伝達 サイクルフェーズまで選延させる。この選延は、 メモリボード50と直接やり取りせずに、むしし、 外の定めた予定にしたがって街だを潤けるに必要 な選延を前もって実行するたけで達成される。この の予定は、すなわち、関示の実施例では、全ての 続取り変求より全ての書込み要求を優先するもの である。

- 24 -

第9回に、本介明による記憶衝突後出回路 5 5 の一実施例を示す。第9因に因示されているよう に、記憶衝突検出回路66は、ラッチ100. 102.104.106.112.122と、デ ークセレクタ108と、ANDゲート110. 120と、インパーク114、118と、カウン ク116と、読取りアクセス端子124と、読取 りデータ端子126と、出込みデータ端で128 と、母込みアクセス端子130とで掲載される。 制御パス58のパス60からの農取り要求信号は、 ラッチ100のデーク端了と、ANDソート 110の第1の端子と、インパーク114の入力 に結合される。ラッチ100の出力は、データセ レクク108の "0" 人力端子と、ラッチ102 のデータ端手とに接続される。ラッチ102の出 力端子は、データセレクタ108の *1* 人力に 結合される。糾跏パス58のパス 6.2 上の市込 ろ要求信号は、ラッチ104のデーク人力調子と、 インパーク118の人力に戻される。次にラッチ 104の出力は、ANDゲート110の第2の人

- 25 -

カに戻され、またWRITE DATA信号と信

りとしてWRITEデータ出力電子 12 8 Lに 出力される。

ラッチ106の川力は、WRITE ACCE SS公号として省込みアクセス端子130に出力 される。ANDゲート110の出力はセット入力 としてラッチ112に出力され、インパーク 114の出力はラッチ112のクリア入力端子に 結合される。ラッチ112の出力はセレクタ 108の選択人力端子に結合され、セレクク 108の出力は、読取りアクセス端子124と、 カウンタ116のカウントアップ入力端子にとも に READ ACCESS信号として出力され る。カウンタ116の出力はANDゲート120 の第1の入力端子に結合され、インパーク118 の出力はANDゲート120の第2の入力端子に 場合される。ANDゲート120の出力はラッチ 122のデーク入力端子に結合され、ラッチ 122の出力はREAD DATA信号として、 読取りデータ端子126とカウンタ116のカウ ントダウン入力端子に結合される。シスタムクロ ック信号MEMCYCLKは、ラッチ100,

- 27 -

READ DATA信号は、ANDゲート120 とラッチ122の動作によって、連続する書込み 要求信号と同じ数の次の記憶サイクル分だけ遅延 まれる

第 7 図に示すように、この遅延は、いかなる登込み要求信号もパス 6 2 上に出力されない記憶サイクル 6 まで続く。その結果、インパータ 1 1 8 の動作によって正信号が A N D ゲート 1 2 0 の第 2 の入力に出力される。従って、次のクロック済記低サイクル、すなわち第 7 図の記低サイクルでは、ラッチ 1 2 2 の出力が "高"になり、端子 1 2 6 に R E A D D A T A 信号を発生させ、これにより続取りデータパッファ 7 2 からデータパス 5 4 へのデータ 転送が遅延される。

このため実質的に、ANDゲート120の出力は、データ転送研究フェーズが全くなく、データ 説取りパッファ72からデータパス54にデータ を自由に転送できることを示す。カウンタ115 は、次に書込み要求を受取ったために1つまたは 2つの読取り要求が遅延されたかどうかについて のトラックを報行する。2つの読取り要求が遅延 102,104,106,177の2日/2人力に接続される。

第914に示す記憶而火後山同路66は、2移近 の異なる衝突を検出、処理する。最初に節り間の 飼路はデータ転送サイクルフェーズの損害を採用。 処理する。この衝突は前に述べた通り、荒取り要 求の直接に引込み要求が続く時に発生する。第1 図に示すように記述リイクル1の続取り要求R1 の直後に記憶サイクル2の古込み要求W1が続く 場合、データ転送サイクルフェースの街次が記憶 サイクル3で充焦する予定になっている。この街 突を避けるため、記憶サイクル2では、バス62 上の羽込み選求がインパータ118を介してAN Dゲート120に伝送され、ラッチ122の川力 が記憶サイクルるで"低"になる。記憶サイクル 2に書込み要求がなければ、ラッチ122の出力 は原則として"高"になり、記憶サイクル3で端 予126にREAD DATA信号を出力し、第 1阕の読収りデークバッファ12からデータバス 54にデークを読取らせたはずである。しかし、 記憶サイクル2には古込み要求があるので、この

- 28 -

された場合には、カウンク116は、他に衝突が全く検出されないと反定して、次の記憶サイクルで、2番目に延延された結取り要求データを凝取りパッファ72からデータパス54に転送することを保証する。

第9段の回路の動作によって検出、防止された 衝突の第2の形態は、第4関と第8関に示した種 類の、起こり得るアクセスサイクルフェーズの街 突である。この種の衝突は、羽込み要求の後に読 取り要求が続く時に充生し、ラッチ112の動作 によって検出される。特に第8類のの例について 言えば、記憶サイクル2の読取り要求R 1 はAN Dゲート110の第1の人力で受取られ、同時に ラッチ104からの再込み要求WlがANDゲー ト110の第2の入力で受取られ(街込み要求W 1はラッチ104の動作によって1記憶サイクル 分遅延されている)、ANDゲート110の出力 が論理"爲"となり、ラッチ112を設定する。 ラッチ112の設定によって、セレクタ108の 出力が記憶サイクル2で"0"人力から"1"人 カにシフトされる。このため、読取り要求ROが 記録サイクル1の名込みを求W1の資前に受取られているに場合には、ラッチ102の出力は「高」となり、セレクタ108の出力を「高」にし、記録サイクル2で出力端子124にREAD ACCESS信号を允生させるはずである。しかし、記録サイクル3では、ラッチ102の出力は「低」となり、これによりセレクタ108が記憶サイクル3の時に端子124に「低」の出力を出し、記録サイクル3のアクセスサイクルフェーズでの衝突を防止するはずである。

実質的に、記憶点子10からの読取りデータバッファ12へのデータ転送は、セレクタ108とラッチ112の動作によって、バス62を介して次の引込み要求を受取らなくなるまで遅延され続けるであろう。 第8図では、記憶サイクル3でお込み要求を全く受取らない。 従って、ラッチ110の出力が次の記憶サイクル4でセレクタ108を通過し、読取りアクセス端子して、アクセスサイクルフェーズ中の衝突は防止さ

- 31 -

212. 214. 2162. データセレクタ 218. 220と、カウンタ222. 224と、 比較器226と、インパータ228、230。 232 E. AND 7-1234. 236. 238 と、再込みデータ端子224と、読取りデータ端 子246とで掲載される。ポート衝突検出回路 7 6は、クロックほ号MEMCYCLKと、制御 パス58のパス60を介した銃取り要求信号と、 制御パス58のパス62を介した省込み要求信号 とを受収るだけでなく、要求発生調整器78(第 1月(1) からバス240を介したポート読取り要求 信号と、要求発生調修器18からパス242を介 したポート省込み要求信号も受取る。制御パス 5 8 1.の読取り要求信号と得込み要求信号は、ど の人由力ポートでも発生できるであろうが、バス 240と242のポート読取り要求信号とポート 引込み要求信号は、ポート52a独特のものであ る。このため、パス240と242のボート試収 り要求信号とボート省込み要求信号はボート衝突 検出同路76に対して、これらの特定の要求のた めに実際にメモリポード50へのアクセスがポー

れる。

第10尺は、荒取りデークハッファ12と、出 込みデークパッファ14と、卍仏ポゴ10のプロ ック国であって、第9四のREAD ACCES S信号、READ DATAGG、WRITE ACCESS信号、WRITE DATA信号を より詳細に示す。特に第10円でわかるように、 郊9四の端子124のREAD ACCESS信 号は記憶素子10から読取りパッファ12へのデ ーク転送を制即し、項9国の電子12.6からのR EAD DATA信号は農取りバッファイでから データバス5 4へのデータ転送を制御する。同様 に、第9間の端子128のWRITE DATA 信号はデータバス5 4 から川込みパッファ 7 4へ のデーク転送を制御し、第9間の端子130のW RITE ACCESSは行は引込みパッファ 7.4から記憶お子10へのデーク転送を制御する。 ここで第1回のボート衝突後用回路16につい て第11四をお照してより詳細に説明する。第 11関に示す通り、ポート街突接曲回路76は、 5 y f 2 0 0 . 2 0 4 . 2 0 6 . 2 0 8 . 2 1 0 .

- 32 -

ト52aに与えられていることを知らせるものである。

メモリポード50との効果的なやり取りを行う ためには、本発明によれば、ポート52mが制御 バス58との適切なやり取りを維持して、ポート 5aから発生されたこれらの特定の読取り要求と **啓込み要求の前後にその他のどの読取り要求や書** 込み要求が来るかを判定することも必要になる。 このため、バス240のボート読取り要求信号は ラッチ200のデーク入力に結合され、パス 242のポート再込み要求信号はラッチ210の データ入力に結合され、バス60の読取り要求信 号はラッチ204のデーク人力に結合され、バス 52の街込み要求信号はラッチ208のデータ入 力に結合される。パスGOの旋取り要求信号もA NDゲート234の印1の入力と、インバーク2 2 8 の入力に結合され、バス 6 2 の書込み要求信 号もインパータ230、232の入力に指介され

ラッチ200の出力はセレクタ218の °0° 入力端子とラッチ202のデーク入力端子に結合 される。同様にして、ラッチ204の出力はセレクク220°0°入力粒子とラッチ206のデータ入力粒子に結合される。ラッチ208の出力はANDゲート234の第2の入力に結合され、ラッチ210の出力はWRITE DATA信号として書込みデータ数子244に結合される。

. .

ANDゲート234の出力はラッチ212のセット入力に結合され、インパータ228の出力はラッチ212のリセット入力に結合される。ラッチ212の出力はセレクタ220とセレクタ218の調力の選択入力に結合され、ラッチ206の出力は、セレクタ220の"1"入力端子に結合される。セレクタ218と220の出力はカウンタ22と224のそれぞれの入力端子に結合される。カウンタ22と2と24のそれぞれの入力端子に結合される。カウンタ22と2と24の入力端子に結合され、比較器225の出力はANDゲート236の第1の入力に結合される。

カウンク224の出力もANDゲート238の 郊2の入力に結合される。インパータ230の出 カはANDゲー1 ? 3 6 の第2の人りには合され、インバー2 2 3 2 の出りはANDゲート 2 3 8 の第2の人力には合される。ANDゲート 2 3 8 の出力はラッチ 2 1 4 のポータ人力に結合され、ANDゲート 2 3 8 の出力はラッチ 2 1 6 のデータ入力に結合される。ラッチ 2 1 4 の出力は、続取りデータ降子 2 4 6 に結合され、カウンク 2 2 2 のカウントグウン人力にも結合される。ラッチ 2 1 6 の出力はカウンク 2 2 4 のカウントグウン人力に結合される。

第11間の同路の動作は、割即バス58のデーク設取り要求とデータ再込み要求の使用順序に応じ、しかも予め定めた予定に従って、特定のポートとデークバス54との間のデータ転送を制即する。前に述べた通り、本発明の実施例においては、この予め定めたルールは、个ての最取り要求より全ての書き込み要求を優先するものである。

(以下介白)

- 35 -

- 36 -

ただし、その他のルールについても考え得る。

第11四の同路は、メモリポード50の記憶街 突後出回路 6.6 に同期して動作しなければならな いが、実際には、制御バス58上の同一の読取り 要求信号と許込み要求信号を同時に受取る以外に は、メモリポード50と何ら相互伝達を行わない。 第11回の回路において、バス60の銃取り要求 とバス62の非込み要求を受取るために結合され た部分は、本質的には第9間に示す記憶衝突輸出 閉路 δ δ と同様に動作する。しかし、第11図の 回路はさらに、制御パス 5 B の銃取り要求とむ込 み要求が、第11切の回路が接続されているポー 上に特に適用可能な場合を判定できるようにする ため、ポート読取り要求信号とポート背込み要求 信号の受取りをも含むものである。このためRE AD DATA信号は、第9回の回路の端子 126にREAD DATA信号が出力されるの と同期して、端子246に出力される。ただしこ の場合、第9四の端子126でREAD DAT A 信号となる読取り要求信号は、第11図の回路 に接続した入出力ポートに適用可能なものとする。

同様に、第9内の川力は「128にWR1TEDATA保号が出力されるのと同期して、WRITEDATA保号が出力されるのと同期して、WRITEDATA保号が第11内の同路の出力端子244に出力される。この場合、出力端子128のWRITEDATA保号に関連する書込み要求保号は、第11内に関連する人用力ポートに対応するものとする。

第12 図は、第1 図の書込みデータバッファ 84 と読取りデータバッファ 86 を示す図であっ て、第11 図の端子244のWRITE DAT A信号がどのように動作して書込みバッファ 84 からデータバス54へデータ転送するか、また第 11 図の端子246のREAD DATAに号が どのように動作してデータバス54から読取りバ ッファ 86 ヘデータ転送するかを示すものである。 本発明の実施図の動作について、第13 図に示 す記録サイクルと、第9 図、第10図、第11図、

す記様サイクルと、第9日、第10日、第11日、第11日以 第12日の回路を常照して以下に簡単に説明する。 特に第9日と第11日には、連続して遅次混合したデータ読取り要求得りデータ書込み要求得りを 運ぶ制御パス58が、パス50と62の形で示さ れている。第13間に示す通り、終算パス58の。 データ最取り信号R1、R2、R3、R4の形を とり、行込み信号はW1、W2、W3、W4の形 をとる。第10四の配伍水子70はデータを保持 する手段となり、読取りパッファ12は記憶業子 からデータパス54ヘデータを読取る第1の手段 となり、古込みパッファフィはデータパス54か ら記憶素子10にデータを群込む第2の手段とな る。第9間の記憶衝突検出論理65は、バス60 の続取り要求信号に応じて読取りバッファフ2を 利川し、バス 6 2 の容込み要求信号に応じて容込 みパッファ 7 4 を利用する機構となり、逐次混合 されたデーク銃取りおよび書込み要求信号を連続 して逐次受取り、次に実行できるようにする。換 含すると、第9間の回路は、空の中間要求サイク ルフェーズを必要とせずに、第13回の鉄取り要 求R 1 からR 4 と街込み要求W 1 からW 4 を連続 する記憶サイクルの笹求サイクルフェーズで受取 り、その後それを又行できるように動作する。た だし、前に述べた通り、この異行は必ずしも続取 りおよび沓込み要求信号を受取った正確な顧番通

- 39 -

TREAD DATA保守とWRITE DATA保守を同時生成するのを防止し、端子124と130でREAD ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号とWRITE ACCESS信号とWRITE DATA信号が受ける。その代わりとして、第9図の回路は、そのような研究に関係する予定のREAD DATA信号が受けされなくなるまで遅延させるように動作する。さらに第9図の回路は、衝突に関係する予定のREAD ACCESS信号を、追加のWRITE ACCESS信号が受けされなくなるまで遅延させるように動作する。

第13関の続取り要求および出込み要求保守について言えば、最初の続取り要求R1を受取った時にはいかなる街突も予想されない。第2の続取り要求R2を記憶サイクル2で受取った時にも前突は予想されない。しかし記憶サイクル3で出込み要求 1を受取ると、記憶サイクル4で続取り要求 R2のデータ転送サイクルフェーズとの衝突が予想される。この予想される衝突は、第9関の同路ではANDゲート120の動作によって、第

りでなくてもよい。

にもかかわらず、試取りおよび書込み要求信号の受取りとその後の実行は、100%の帯域幅利用が連成されるシーケンスで発生する。この100%の景域幅利用は、第13間の選次配合されたデーク装取りおよび書込みで求信号を受取った結果、データ装取りパッファ72とデーク書込みパッファ74が記憶ポチ70および/またはデークパス54にアクセスしなりればならない時に起こり得る衝突を解消する第9間の同路の動作によって達成される。

特に東9間の同路は、デーク説取りバッファ 12よりデーク書込みパッファ14に有利になる ように、起こり得る前次を解決する。さらに、第 11図の回路は、第13のデーク説取りおよびデ 一夕書込み要求に応じて、第10回の読取りバッファ12と書込みパッファ14のそれぞれの利用 に同期させて第12回の読取りバッファ85と刊 込みパッファ84の動作を制御する。

より具体的に言うと、第9内の同路は、いかなる特定の記憶サイクルでも、端子126と128

- 40 -

1 1 図の回路ではANDゲート 2 3 8 によって検出される。次のいずれかの記憶サイクルに引き続き連続して受取った再込み要求信号がある場合は、その存在がANDゲート 1 2 0 と 1 2 8 の出力を一性。論理レベルに維持し、このため、端子1 2 6 と 2 4 6 のREAD DATA信号の出力を続取り要求R2分だり延延させる。

第13間の記憶サイクル何では、この遅延は、 読取り要求R3を受取る記憶サイクル5まで続き、 こにより次の記憶サイクルでANDゲート120 と128を「低」 論理レベルから「ハイ」論理レベルへ解放し、読取り要求R2に関連するデーク を記憶サイクル6のデーク転送サイクルフェーズ で読取りパッファ72からデークバス54へ、ま たデークパス54から読取りパッファ86へ転送 できるようにする。

しかし、記憶サイクル4で再込み要求R2を受取った後に記憶サイクル5で読取り要求R3を受取ると、記憶サイクル5のアクセスサイクルフェーズで衝突が予測される。この予測された衝突は、第9図の同路のラッチ112と第11回の同路の

ラッチで12の動作によって検出される。特にい ったん選赶された者込み要求R2かANDゲート 110と234への1つの人力として存在し、続 取り要求R3は記憶サイクル5でANDゲート 110と234へのもう1つの人力として存在す る。これにより、ラッチ112と212の出力が 記述サイクルサイクル6でセレクタ108と 220を"1"入力端子状態に設定することにな る。このセレクク108と220の設定は、銃取 り提択R3のために端子124でREAD AC CESSは号を出力するのをANDゲート110 と234で検出した通り、次の許込み要求をパス B 2 を介して受取らなくなるまで遅延させるもの である。実際に第13図の例においては、記憶サ イクルもでいかなる街込み要求も受取っていない。 従って、ラッチ112と212は、セレクタ 108と220を"0"入力総子構成にリセット するように動作し、記憶サイクル7で端子124 でのREAD ACCESS信号が可能になる。 記憶サイクルでは、省込み要求W3が続限り要

水尺4に続いて受収られており、これにより紀仏 − 43 −

ル4で単一の窓のアクセスサイクルフェーズが発生し、記憶サイクル?で単一の窓のデータ転送サイクルでで、その後、本文明の教表に従って100%の帯域幅能力が達成される。このため、記憶サイクル8以降の次の要求サイクルフェーズは、読取り要求が得込み要求のいずれかで完全にふさいでもよく、その結果、100%の帯域輻利用となる。

サイクリ8のデータ転送リイクルフェース中に起 こり得る街気のためのステージが設定される。し かし、この街共は、A N D ゲー1 1 2 0 が起こり 得る衝突を検拍し、最取り要求R3については記 使サイクル8て、1た読取り要求RIについては 記憶サイクルタで川力障子126のREAD D ATA信号を遅延させる、第9辺の同路の動作に よって避けられる。この狂紅は次の省込み要求を 受取らなくなるまで続く、すなわち、記憶サイク ル9まで選延が続くのである。紀位サイクル9に 省込み要求がなければ、記憶サイクル3でAND ゲート120を解放し、次にこれによって記憶サ イクル10で読取り要求R3川のREAD DA TA信号が計可される。カウンク116の動作は、 2つの記憶要求が遅延された事実を記録し、次の READ DATA信号を記述サイクル11で韓 子126に出力できるようにすることである。

本発明の記憶装置の始動には、アクセスサイク ルフェーズでの1記憶サイクル分の遅延と、デー 夕転送サイクルフェーズでの1記値サイクル分の 遅延が必要で、その結果、第13関の記載サイク

- 44 -

80は蒙取り要求アドレスドードのと書込み要求 アドレスドードのとで構成してもよい。この2つのドードのは間じようにボート衝突検出論理76の動作の下で制御される。

様常の高速記憶技術が本発明のアーキティクチュアに適用できることも当該技術に精通した者には理解されるであろう。 図えば、多重デークパスを使用して、本発明の100%の帯域幅能力を活用してもよい。これに関して言えば、多重データ 読取りおよびデータ書込みパッファも多重データパスにインクリーブ接続して使用してもよい。

本発明の高速記板装置および関連の方法は特に CTスキャナの技術に応用できる。特に本発明は、 大量の処理と、高度の解像投影能力と、高域の人 出力部域幅を必要とする第4世代のCT装置に応 用可能である。とりわけ本発明の構成は、インタ リーピングや広いフードサイズ等の公知の技術と 和み合せで使用すると、現在の256K DRA M技術を使用した32MBの記憶装置によって 400MB/秒の転送速度を達成できる。本発明 の独特のアーキテクチュアを利用することによっ て、記憶以取り機能と記憶者込み機能をどのよう に結合しても100%の帯域輻射力とマルチボー 1能力が得られる。

その他の利点や変更例は、当該技術に精通した 者には着場に思いつくであろう。このため、本意 明は、ここに示し、説明した特定の詳細かつ代表 的な方法や例に限定されるものではない。その代 わりに、出版人の一般的発明概念の精神または範 開から遊院せずに、このような詳細から発展させ てもよい。

(允明の効果)

17 | 述べた通り本発明によれば、選次混合されたデータ競取りおよびデーク省込み要求信号を選ぶ制御パスと、データパスとを備えた高速記値装置において、連続する選次混合したデータ競取りおよびデータ司込み要求信号に対して設けられたデータ競取りパッファおよびデータ書込みパッファを用いて記憶手段およびノまたはデータパスへのデータ転送を所定期間遅延させることによって、連続する選次読取り要求及び得込み要求に基づくデータ転送時の衝突を避けることができ几つデー

- 47 -

路図であり、第10図は、第1図のメモリボードの最取りおよび街込みパッファをさらに詳しく示す図であり、第11図は、第1図のボート街次検出網路の論理网路図であり、第12図は、第1図の人出力ボートの読取りおよび街込みパッファを示す図であり、第13図は、本発明の原理に基づく記憶装置とともに用いる記憶サイクルを示す図である。

記憶于及… 7 0. 記憶街突検出論理… 6 6 データパス… 5 8. アドレスパッファ… 6 8 アドレスパス・5 6.

読取りデークバッファ…12.86

斜郎パス・58.

背込みデークバッファ…14、184

要求允生期终间器…78

アドレス発生器…80

- 1 新文は田町28 ··· 7 6

デークボート記憶装置… 8 2

人出力ポート…52

代理人非理士 則 近 貴 佑 同 大 胡 典 夫

- 49 -

クパスの有効量域幅を100%初用したデータが 送を可能にするものである。

4、16面の簡単な説明

第1間は、本発明による記憶装置のブロック図 であり、第2回は、従来の記憶装置のプロック内 であり、第3回は、第2回に示す後来の記憶装置 の記述サイクルを小す以であり、第4枚は、第2 関に示す従来の記憶装置の嵌ま発生中の記憶サイ クルを示す国であり、第5回は、第2回の従来装 翼の記憶サイクルを示す間であって、一連の読取 り要求の役に一連の再込み要求が続き、さらにモ の後に一連の疑取り要求が続いているものを示し、 第6間は、第2回の従来装置の記憶サイクルを示 す凶であって、単一の読取りかまのそれぞれの後 に単一の再込み要求が続き、さらにその後に一遊 の続取り要求が続いているものを示し、第7回は、 本発明に基づき連接して選次の農取りおよび書込 み要求を実行する方法を示すはであり、第8間は、 本允明に基づき連続して遊次の再込みおよび結散 り要求を実行する方法を示す間であり、第9国は、 第1因の本発明による記憶術業検用同路の監理回

- 48 ..

